• New
Juried Engineering CD4042BE CD4042 CD4042 CMOS Quad Clocked 'D' Latch Breadboard-Friendly IC DIP-16 (1 бр.)

Juried Engineering CD4042BE CD4042 CD4042 CMOS Quad Clocked 'D' Latch Breadboard-Friendly IC DIP-16 (1 бр.)

BGN 68.24

Видове CD4042 B съдържат четири схеми на затвора, всяка от които стробируется общи продължение на часове.Допълнителни буферизованные изходи са достъпни от всяка схема.Контрол полярност часа, Q & Q аут, Общи часовници, Състав на шума (пълен пакет-температурен обхват) = 1 при VDD = 5, 2, когато VDD = 10, 2,5 при VDD = 15 Век Съвместимост с ниска консумация на енергия TTL, стандартизирани, симетрични уикенд характеристики, 100% тестване за ток на покой при 20 Век Максимален входен ток 1 мкА при 18 В целия температурен диапазон опаковки; 100 при 18-25°C, параметрични стойности 5, 10 и 15 В. Отговаря на всички изисквания на предварителен стандарт JEDEC № 13 B "Стандартни спецификации за описание на CMOS устройства от серия "В"", Примери за приложение : Буфер, склад, Задържащ на регистъра, Общата цифрова логика.Видове CD4042 B съдържат четири схеми на затвора, всяка от които стробируется общи продължение на часове.Допълнителни буферизованные изходи са достъпни от всяка схема.Импеданс на изхода устройства n - и p-канала, балансиран, и всички изходи електрически идентични.Информация, която на входа на данните, се предава към изхода на Q и Q в рамките на ЧАСОВНИКА ниво, която е програмирана да влезе ПОЛЯРНОСТ.При ПОЛЯРНОСТ = 0 трансферът се осъществява в тактовом ниво 0, а при ПОЛЯРНОСТ = 1 трансферът се осъществява в тактовом ниво 1.Аут следват въвеждане на данни, при спазване на тактовых импулси и степени на ПОЛЯРНОСТ, определени по-горе.Когато се случва ТАКТОВЫЙ преход (положителен за ПОЛЯРНОСТ = 0 и отрицателен за ПОЛЯРНОСТ = 1), на информация, която на входа по време на ЧАСОВНИКА на прехода, продължава да е на изхода, докато не се случи обратния тактовый преход.

Спецификация

Избор на клиенти